Circuits logiques séquentiels

Contrairement aux circuits logiques combinatoires qui changent d’état en fonction des signaux réels appliqués à leurs entrées à ce moment-là, les circuits logiques séquentiels possèdent une forme de « mémoire » inhérente intégrée.

Cela signifie que les circuits logiques séquentiels sont capables de prendre en compte leur état d’entrée précédent ainsi que ceux qui sont effectivement présents, une sorte d’effet « avant » et « après » est impliqué avec les circuits séquentiels.

En d’autres termes, l’état de sortie d’un « circuit logique séquentiel » est fonction des trois états suivants, l' »entrée actuelle », l' »entrée passée » et/ou la « sortie passée ». Les circuits logiques séquentiels se souviennent de ces états et restent fixés dans leur état actuel jusqu’à ce que le prochain signal d’horloge change l’un des états, ce qui confère aux circuits logiques séquentiels une « Mémoire ».

Les circuits logiques séquentiels sont généralement qualifiés de dispositifs à deux états ou bistables qui peuvent avoir leur(s) sortie(s) fixée(s) dans l’un des deux états de base, un niveau logique « 1 » ou un niveau logique « 0 » et resteront « verrouillés » (d’où le nom de verrou) indéfiniment dans cet état ou cette condition actuelle jusqu’à ce qu’une autre impulsion ou un autre signal de déclenchement d’entrée soit appliqué, ce qui amènera le bistable à changer d’état une fois de plus.

Représentation de la logique séquentielle

Le mot « séquentiel » signifie que les choses se produisent dans une « séquence », l’une après l’autre et dans les circuits de logique séquentielle, le signal d’horloge réel détermine quand les choses vont se produire ensuite. Des circuits logiques séquentiels simples peuvent être construits à partir de circuits bistables standard tels que : Les bascules, les verrous et les compteurs et qui eux-mêmes peuvent être réalisés en connectant simplement des portes NAND et/ou NOR universelles d’une manière combinatoire particulière pour produire le circuit séquentiel requis.

Classification de la logique séquentielle

Comme les portes logiques standard sont les blocs de construction des circuits combinatoires, les verrous et les bascules bistables sont les blocs de construction de base des circuits logiques séquentiels. Les circuits logiques séquentiels peuvent être construits pour produire soit de simples bascules déclenchées par un front, soit des circuits séquentiels plus complexes tels que des registres de stockage, des registres à décalage, des dispositifs de mémoire ou des compteurs. Dans tous les cas, les circuits logiques séquentiels peuvent être divisés en trois catégories principales suivantes :

• 1. Event Driven – circuits asynchrones qui changent d’état immédiatement lorsqu’ils sont activés.
• 2. Clock Driven – circuits synchrones qui sont synchronisés à un signal d’horloge spécifique.
• 3. Pulse Driven – qui est une combinaison des deux qui répond aux impulsions de déclenchement.

En plus des deux états logiques mentionnés ci-dessus niveau logique « 1 » et niveau logique « 0 », un troisième élément est introduit qui sépare les circuits logiques séquentiels de leurs homologues logiques combinatoires, à savoir le TEMPS. Les circuits logiques séquentiels reviennent à leur état stable initial une fois réinitialisés et les circuits séquentiels avec des boucles ou des chemins de rétroaction sont dits de nature « cyclique ».

Nous savons maintenant que dans les circuits séquentiels, les changements ne se produisent que lors de l’application d’un signal d’horloge, ce qui les rend synchrones, sinon le circuit est asynchrone et dépend d’une entrée externe. Pour conserver leur état actuel, les circuits séquentiels s’appuient sur la rétroaction et cela se produit lorsqu’une fraction de la sortie est renvoyée à l’entrée et cela est démontré comme :

La boucle de rétroaction séquentielle

Les deux inverseurs ou portes NOT sont connectés en série avec la sortie à Q réinjectée à l’entrée. Malheureusement, cette configuration ne change jamais d’état car la sortie sera toujours la même, soit un « 1 » ou un « 0 », elle est fixée en permanence. Cependant, nous pouvons voir comment la rétroaction fonctionne en examinant les composants logiques séquentiels les plus basiques, appelés la bascule SR.

Bascule SR

La bascule SR, également connue sous le nom de SR Latch, peut être considérée comme l’un des circuits logiques séquentiels les plus basiques possibles. Cette simple bascule est essentiellement un dispositif bistable de mémoire à un bit qui a deux entrées, une qui va  » SET  » le dispositif (ce qui signifie la sortie =  » 1 « ), et est étiquetée S et une qui va  » RESET  » le dispositif (ce qui signifie la sortie =  » 0 « ), étiquetée R.

Alors la description SR signifie  » Set-Reset « . L’entrée de réinitialisation remet la bascule dans son état initial avec une sortie Q qui sera soit à un niveau logique « 1 », soit à un niveau logique « 0 » en fonction de cette condition de mise en place/réinitialisation.

Un circuit basique de bascule SR à porte NON-ET fournit une rétroaction de ses deux sorties vers ses entrées opposées et est couramment utilisé dans les circuits de mémoire pour stocker un seul bit de données. Alors la bascule SR a en fait trois entrées, Set, Reset et sa sortie actuelle Q relative à son état actuel ou son histoire. Le terme « Flip-flop » se rapporte au fonctionnement réel du dispositif, car il peut être « flippé » dans un état logique Set ou « floppé » de nouveau dans l’état logique opposé Reset.

La bascule SR à porte NAND

La façon la plus simple de réaliser n’importe quelle bascule SR de base à un seul bit est de connecter ensemble une paire de portes NAND à 2 entrées couplées en croix, comme illustré, pour former une bascule Set-Reset également connue sous le nom d’active LOW SR NAND Gate Latch, de sorte qu’il y ait une rétroaction de chaque sortie vers l’une des autres entrées de la porte NAND. Ce dispositif est constitué de deux entrées, l’une appelée Set, S et l’autre appelée Reset, R avec deux sorties correspondantes Q et son inverse ou complément Q (not-Q) comme indiqué ci-dessous.

La basique bascule SR

L’état Set

Considérons le circuit présenté ci-dessus. Si l’entrée R est au niveau logique  » 0  » (R = 0) et l’entrée S est au niveau logique  » 1  » (S = 1), la porte NON-ET Y a au moins une de ses entrées au niveau logique  » 0  » donc, sa sortie Q doit être au niveau logique  » 1  » (principes de la porte NON-ET). La sortie Q est également renvoyée vers l’entrée « A » et donc les deux entrées de la porte NAND X sont au niveau logique « 1 », et donc sa sortie Q doit être au niveau logique « 0 ».

Encore les principes des portes NAND. Si l’entrée de réinitialisation R change d’état, et passe au niveau logique « 1 » avec S qui reste HIGH également au niveau logique « 1 », les entrées de la porte NAND Y sont maintenant R = « 1 » et B = « 0 ». Comme l’une de ses entrées est toujours au niveau logique « 0 », la sortie à Q reste toujours HAUT au niveau logique « 1 » et il n’y a pas de changement d’état. Par conséquent, le circuit de bascule est dit  » verrouillé  » ou  » réglé  » avec Q =  » 1  » et Q =  » 0 « .

État de réinitialisation

Dans ce deuxième état stable, Q est au niveau logique  » 0 « , (pas Q =  » 0 « ) sa sortie inverse à Q est au niveau logique  » 1 « , (Q =  » 1 « ), et est donnée par R =  » 1  » et S =  » 0 « . Comme la porte X a une de ses entrées au niveau logique « 0 », sa sortie Q doit être égale au niveau logique « 1 » (encore une fois, les principes de la porte NAND). La sortie Q est renvoyée à l’entrée « B », donc les deux entrées de la porte NON-ET Y sont au niveau logique « 1 », donc, Q = « 0 ».

Si l’entrée réglée, S change maintenant d’état pour devenir logique « 1 » avec l’entrée R restant au niveau logique « 1 », la sortie Q reste toujours BAS au niveau logique « 0 » et il n’y a pas de changement d’état. Par conséquent, l’état « Reset » des circuits de la bascule a également été verrouillé et nous pouvons définir cette action « set/reset » dans la table de vérité suivante.

Table de vérité pour cette fonction Set-Reset Function

State	S	R	Q	Q	Description
Set	1	0	0	1	Set Q  » 1
	1	1	0	1	no change
Reset	0	1	1	0	Reset Q  » 0
	1	1	1	0	no change
Invalid	0	0	1	1	Invalid Condition

It can be seen that when both inputs S = « 1 » and R = « 1 » the outputs Q and Q can be at either logic level « 1 » or « 0 », depending upon the state of the inputs S or R BEFORE this input condition existed. Par conséquent, la condition de S = R = « 1 » ne change pas l’état des sorties Q et Q.

Cependant, l’état d’entrée de S = « 0 » et R = « 0 » est une condition indésirable ou invalide et doit être évitée. La condition S = R = « 0 » fait que les deux sorties Q et Q sont HIGH ensemble au niveau logique « 1 » alors que nous voudrions normalement que Q soit l’inverse de Q. Le résultat est que la bascule perd le contrôle de Q et Q, et si les deux entrées sont maintenant commutées « HIGH » à nouveau après cette condition au niveau logique « 1 », la bascule devient instable et passe à un état de données inconnu basé sur le déséquilibre comme indiqué dans le diagramme de commutation suivant.

Diagramme de commutation de la bascule S-R

Ce déséquilibre peut faire en sorte qu’une des sorties commute plus rapidement que l’autre, ce qui a pour conséquence que la bascule S-R bascule vers un état ou l’autre.Ce déséquilibre peut faire en sorte que l’une des sorties commute plus rapidement que l’autre, ce qui fait que la bascule passe à un état ou à un autre qui peut ne pas être l’état requis et qu’il y a corruption des données. Cette condition instable est généralement connue comme son état méta-stable.

Alors, une simple bascule SR à porte NON-ET ou une bascule SR à porte NON-ET peut être mise en place en appliquant une condition logique « 0 », (BAS) à son entrée Set et remise à zéro en appliquant ensuite un « 0 » logique à son entrée Reset. On dit que la bascule SR est dans un état  » invalide  » (Méta-stable) si les deux entrées Set et Reset sont activées simultanément.

Comme nous l’avons vu ci-dessus, la bascule SR à porte NON-ET de base nécessite des entrées logiques  » 0  » pour basculer ou changer d’état de Q à Q et vice versa. Nous pouvons cependant changer ce circuit basique de bascule en un circuit qui change d’état par l’application de signaux d’entrée allant positivement avec l’ajout de deux portes NAND supplémentaires connectées comme des inverseurs aux entrées S et R comme indiqué.

Flip-flop SR à porte NAND positive

En plus d’utiliser des portes NAND, il est également possible de construire des flip-flops SR simples à un bit en utilisant deux portes NOR couplées en croix et connectées dans la même configuration. Le circuit fonctionnera de la même manière que le circuit de porte NAND ci-dessus, sauf que les entrées sont actives HIGH et que la condition d’invalidité existe lorsque ses deux entrées sont au niveau logique  » 1 « , et ceci est illustré ci-dessous.

La bascule NOR Gate SR

Circuits de débordement de commutateur

Les bascules déclenchées par le bord nécessitent une belle transition de signal propre, et une utilisation pratique de ce type de circuit set-reset est comme un verrou utilisé pour aider à éliminer le « rebond » mécanique des commutateurs. Comme son nom l’indique, le rebond d’interrupteur se produit lorsque les contacts de tout interrupteur, bouton-poussoir ou clavier à commande mécanique sont actionnés et que les contacts internes de l’interrupteur ne se ferment pas complètement de manière propre, mais rebondissent d’abord ensemble avant de se fermer (ou de s’ouvrir) lorsque l’interrupteur est actionné.

Cela donne lieu à une série d’impulsions individuelles qui peuvent être aussi longues que des dizaines de millisecondes qu’un système ou un circuit électronique tel qu’un compteur numérique peut voir comme une série d’impulsions logiques au lieu d’une longue impulsion unique et se comporter de manière incorrecte. Par exemple, au cours de cette période de rebond, la tension de sortie peut fluctuer fortement et enregistrer plusieurs comptes d’entrée au lieu d’un seul compte. Alors, les bascules SR à réglage et réinitialisation ou les circuits de verrouillage bistables peuvent être utilisés pour éliminer ce type de problème et cela est démontré ci-dessous.

Circuit de débordement à bascule SR

Selon l’état actuel de la sortie, si les boutons set ou reset sont enfoncés, la sortie basculera de la manière décrite ci-dessus et toute entrée supplémentaire non désirée (rebonds) provenant de l’action mécanique du commutateur n’aura aucun effet sur la sortie à Q.

Lorsque l’autre bouton est enfoncé, le tout premier contact provoquera le changement d’état du verrou, mais tout rebondissement mécanique supplémentaire du commutateur n’aura également aucun effet. La bascule SR peut alors être réinitialisée automatiquement après une courte période de temps, par exemple 0,5 seconde, de manière à enregistrer toutes les entrées répétées supplémentaires et intentionnelles provenant des mêmes contacts de commutateur, telles que les entrées multiples provenant de la touche « RETURN » d’un clavier.

Les circuits intégrés couramment disponibles et spécifiquement conçus pour surmonter le problème du rebond de commutateur sont les circuits intégrés de débouclage de commutateur MAX6816 à une entrée, MAX6817 à deux entrées et MAX6818 à entrée octale. Ces puces contiennent les circuits de bascule nécessaires pour fournir un interfaçage propre des commutateurs mécaniques aux systèmes numériques.

Les verrous bistables Set-Reset peuvent également être utilisés comme générateurs d’impulsions monostables (one-shot) pour générer une seule impulsion de sortie, soit haute, soit basse, d’une certaine largeur ou période de temps spécifiée à des fins de temporisation ou de contrôle. Le 74LS279 est un circuit intégré de verrouillage bistable SR quadruple, qui contient quatre bistables individuels de type NAND dans une seule puce permettant de construire facilement des circuits de débordement de commutateur ou d’horloge monostable/astable.

Latch bistable quadruple SR 74LS279

Flip-Flop

Il est parfois souhaitable dans les circuits logiques séquentiels d’avoir une bascule SR bistable qui ne change d’état que lorsque certaines conditions sont remplies, indépendamment de l’état des entrées Set ou Reset. En connectant une porte ET à 2 entrées en série avec chaque borne d’entrée de la bascule SR, on peut créer une bascule SR à déclenchement. Cette entrée conditionnelle supplémentaire est appelée entrée « Enable » et porte le préfixe « EN ». L’ajout de cette entrée signifie que la sortie à Q ne change d’état que lorsqu’elle est HAUTE et peut donc être utilisée comme une entrée d’horloge (CLK), ce qui la rend sensible au niveau comme indiqué ci-dessous.

Flop SR à grille

Lorsque l’entrée d’activation « EN » est au niveau logique « 0 », les sorties des deux portes ET sont également au niveau logique « 0 », (principes des portes ET) quel que soit l’état des deux entrées S et R, verrouillant les deux sorties Q et Q dans leur dernier état connu. Lorsque l’entrée d’activation « EN » passe au niveau logique « 1 », le circuit répond comme une bascule bistable SR normale, les deux portes ET devenant transparentes aux signaux Set et Reset.

Cette entrée d’activation supplémentaire peut également être connectée à un signal de synchronisation d’horloge (CLK) ajoutant une synchronisation d’horloge à la bascule créant ce qui est parfois appelé une « bascule SR cadencée ». Ainsi, une bascule SR bistable à gâchette fonctionne comme une bascule bistable standard mais les sorties ne sont activées que lorsqu’un « 1 » logique est appliqué à son entrée EN et désactivées par un « 0 » logique.

Dans le prochain tutoriel sur les circuits logiques séquentiels, nous examinerons un autre type de bascule simple à déclenchement par le front qui est très similaire à la bascule RS appelée bascule JK du nom de son inventeur, Jack Kilby. La bascule JK est la plus utilisée de toutes les conceptions de bascules car elle est considérée comme un dispositif universel.

.